晶体管是调节、放大和产生电流的半导体器件，是大多数电子产品的核心组件。电子工程师一直在尝试开发越来越小的晶体管，因为这可以支持制造更紧凑的设备。
然而，缩小晶体管可能会对它们的能耗产生不利影响，因为可能会出现某些挑战，例如短沟道效应和被称为量子隧道效应的量子力学现象引起的电流泄漏。通过利用铁电材料的负微分电容(NDC)，可以潜在地降低较小晶体管的能耗。
NDC是铁电体中发生的一种现象，其中电荷的变化导致材料上的净电压向相反方向移动，因此电荷的增加会促使电压降低。可用于实现这一点的一种铁电材料是铁电二氧化铪(HfO2)或二氧化铪。
三星高级技术学院、三星电子、成均馆大学和全北国立大学的研究人员最近展示了使用铁电氧化铪制造低功率晶体管的前景。他们发表在《自然电子》杂志上的论文可能为制造消耗有限能量的小型逻辑设备开辟新的可能性。
进行这项研究的研究人员之一SanghyunJo告诉TechXplore：“通过在栅极堆叠中加入铁电层而不是高介电常数电介质，可以显着降低晶体管的工作电压。”“这是因为，与不存在铁电层的情况相比，在栅极堆叠中包含具有NDC的铁电层会导致总电容增加。这与传统的栅极堆叠形成鲜明对比，传统的栅极堆叠中添加了任何堆叠中的层总是会降低总电容。”
铪基铁电体的最新进展促使越来越多的研究团队尝试使用可轻松与现有半导体制造工艺集成的策略来利用晶体管中的NDC效应。然而，很少有研究能够证明将超薄铁电二氧化铪集成到栅极堆叠中可以降低晶体管的能耗。
Jo说：“到目前为止，关于NDC对规模化硅基晶体管的电气优势的证据有限。”“我们的主要目标是展示NDC在按比例缩小的硅基结构中的可观测性，并研究其在开发先进低功耗逻辑器件中有效利用的潜力。”
为了进行实验，Jo和他的同事首先开发了铁电二氧化铪(即掺Zr的HfO2)薄膜，其厚度与用于在商业逻辑器件中创建栅极堆叠的薄膜相当。最终，他们能够生产出厚度低于2nm的超薄铁电氧化铪薄膜。
“通过各种分析验证了这些薄膜中铁电性的存在，”乔解释道。“随后，在将铁电层合并到FET的栅极堆叠中之前，我们研究了金属氧化物半导体电容器(MOSCAP)中的NDC现象，其中包括厚度低至1nm的超薄铁电体。NDC的明确证明是通过S形极化-电场关系直接观察NDC来实现的。”
研究人员还进行了测试，以评估他们生产的NDC的可调性，以及设备长时间运行时NDC效果的持久性。最后，他们证明了铁电薄膜的NDC可以增强场效应晶体管(FET)的性能。为此，他们将其中一片2nm薄膜集成到FinFET的栅极堆叠中。
Jo说：“正如S形极化电场关系所证实的那样，这种集成在适合FET操作的电压范围内成功生成了NDC，从而显着提高了性能。”“因此，我们的顺序方法涉及超薄铁电氧化铪薄膜的开发、验证其铁电特性、评估NDC可观测性、探索NDC的可调谐性和长期运行的耐久性，以及最终应用于FET。”
总体而言，Jo和他的同事收集的研究结果强调了利用铁电材料的NDC创建低功耗逻辑器件的潜力。他们特别使用超薄铁电二氧化铪提供了这种潜力的实验证明，但很快也可以使用其他铁电材料来证明相同的优点。
Jo说：“验证是通过直接观察按比例缩放的硅基结构中的NDC来实现的，并且通过观察增强的总电容进一步支持了其确认。”“这些电气测量得到了模拟的进一步补充。为了确保我们观察的稳健性，我们对栅极堆叠内的各层进行了深入分析。这涉及测量它们的厚度并确定它们精确的原子成分，这对于验证电气测量并排除任何潜在的高k效应。”
在论文中，Jo和他的同事还介绍了一种可靠的方法来调整铁电二氧化铪中的NDC区域，该方法基于通过掺杂技术控制界面电荷。这种方法，加上他们在1015个电压脉冲周期中观察到的稳健的NDC现象，可以促进NDC在先进逻辑器件中的成功实现。
值得注意的是，该团队在紧凑型晶体管中利用NDC的方法不需要对设备进行任何结构修改，并且还与3D架构兼容。这使得大规模实施变得更加容易。
“在我们最近的研究中，我们成功证明了铁电二氧化铪作为实现NDCFET的有前景材料的潜力，”Jo补充道。“展望未来，我们的下一个目标将是确定和优化可以最大限度地提高NDC性能的特定参数或因素。这涉及揭示NDC在多晶铁电体(包括铁电氧化铪)中的精确机制，因为当前的NDC模型是为单晶铁电体。”